>>> 哲学 经济学 法学 教育学 文学 历史学 理学 工学 农学 医学 军事学 管理学 旅游学 文化学 特色库
搜索结果: 46-60 共查到知识库 VLSI相关记录83条 . 查询时间(0.079 秒)
提出一种H.264/AVC中基于上下文的自适应二进制算术编码(CABAC)解码器的硬件设计方法,在采用并行结构的基础上,给出了一种高效的VLSI实现方案.采用两级有限状态机结构控制宏块解码过程,并通过对残差系数存储器的定时清零解决了数据存储耗时的问题,大大降低了解码控制的复杂度,从而提高解码速度,达到每1至2个时钟解出1比特.仿真结果表明,该方案能满足H.264/AVC main profile ...
Motion compensation (MC) is one of the most important technologies capable of removing the temporal redundancy and widely adopted by the main video standards. From the older MPEG-2 to the latest H.264...
Accurate modeling of high speed RLC interconnects has become a necessity to address signal integrity issues in current VLSI design. To accurately model a dispersive system of interconnects at highe...
在改进基于字的Montgomery模乘算法的基础上,通过优化流水线结构缩短关键路径,实现了一种结构优化的模乘器。设计中采用了按字运算的高基Montgomery模乘算法,使该设计具有良好的可扩展性,可以完成任意位数的模乘运算。改进了模乘器的流水线结构,提高了模乘器的工作效率。该设计可以应用于各种高性能且低成本的RSA密码协处理器设计。
本文介绍一种双线异或电路的构成单元,它能方便地向横向与纵向扩展,从而有利于VLSI电路的设计.文中给出了采用该单元构成的具有自校验特性的3个电路的设计,它们是XOR阵列,比较器和择多表决器.
在OFDM系统的实现中,高速FFT处理器是关键。在分析了基4按时域抽取快速傅立叶变换(FFT)算法特点的基础上,研究了一种高性能FFT处理器的硬件结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数,极大地提高了处理速度。此结构控制单元简单,便于模块化设计。经硬件验证,达到设计要求。在系统时钟为100MHz时,1024点18位复数FFT的计算时间为13μs。
该成果主要内容包括:完成了1.5μm成套工艺开发及1Mb汉字ROM研制,并实现了向工业化转移;完成了工艺线以3英寸到4英寸的升级改造,达到了攻关合同规定的量产能力并形成了多品种加工能力;开发了9种工艺模块技术,其中E2 PROM工艺和低漏电器件工艺属国内领先;开发了9种工艺监测与诊断用的PCM;开发了一套VISI-CAM系统,具有操作方便、信息量大、容错性强等特点。该成果为我国自行开发VISI成套...
成果内容简介、关键技术、技术经济指标:清华大学微电子学研究所通过“八五”攻关,已经建设成为中国1微米级VLSI设计和工艺加工的重要研究开发基地,经济效益分析;在完成“八五”攻关任务过程中,清华大学微电子学研究所十分重视科技为经济建设服务,把开发适宜国内产业的实用技术和有市场需求的产品,作为攻关的重点,因而取得了显著的经济和社会效益。
该研究是超大规模集成电路玻璃陶瓷生产中需要解决的关键技术,广泛应用与大中小玻璃陶瓷的封装,前景广阔,具有显著的效益。
VLSI大面积芯片焊接技术     芯片  焊接  集成电路       2008/10/9
一、成果内容简介、关键技术、技术经济指标:1、成果内容简介:“VLSI大面积芯片焊接技术研究”的成果有:VLSI圆片背面磨削法减薄技术、VLSI大面积芯片焊接技术、高引线数VLSI半自动铝引线键合技术等。VLSI圆片背面磨削法减薄,圆片正面用薄膜粘附保护,用真空吸附固定圆片,砂轮磨头和圆片固定装置以相反方向旋转磨削圆片。VLSI大面积芯片焊接技术,它包括导电胶装片技术和金锑合金焊料低温真空烧结技术...
该课题针对当前数字信号处理对高速、高性能、高可靠性和低功耗的客观需求,以VISL实现数字信号处理的低功耗、可测试性设计为研究对象,研究数字信号变换与运算在阵列化、并行化和流水化VISL实现的可测性设计理论与方法,以及并行流水化数字滤波器VISL实现中的可测性设计问题。
Timing driven physical design, synthesis, and optimization tools need efficient closed-form delay models for estimating the delay associated with each net in an integrated circuit (IC) design. The ...
本文主要研究RS码译码器的VLSI,设计优化方法。分析RS码译码算法的原理,将适合计算机仿真计算的算法转换成适合硬件实现的结构,并对其进行优化。设计并实现在FPGA上可以工作在10MHz时钟频率下的单周期硬件译码器。
Motion compensation (MC) is one of the most important technologies capable of removing the temporal redundancy and widely adopted by the main video standards. From the older MPEG-2 to the latest H.264...
提出了一种简化的抗零值差分功耗分析的先进密码算法(AES)及其VLSI实现方案。为了降低抗攻击技术对原有运算单元速度面积的影响,在分析原改进的AES算法的基础上,提出了更为简单的加法性屏蔽算法,并用复用相应模块、优化运算次序等方法实现了以极小的硬件代价获得很高的抗攻击性能。设计采用HHNEC 0.25µm标准CMOS工艺,单元面积约43k等效门。在40MHz工作频率下,128-bit加...

中国研究生教育排行榜-

正在加载...

中国学术期刊排行榜-

正在加载...

世界大学科研机构排行榜-

正在加载...

中国大学排行榜-

正在加载...

人 物-

正在加载...

课 件-

正在加载...

视听资料-

正在加载...

研招资料 -

正在加载...

知识要闻-

正在加载...

国际动态-

正在加载...

会议中心-

正在加载...

学术指南-

正在加载...

学术站点-

正在加载...