方略学科导航

搜索结果: 1-1 共查到“计算机工程 AES”相关记录1条 . 查询时间(0.11 秒)

基于FPGA的16位数据路径的AES IP核高级加密标准 IP核加密 2009/12/28

提出一种基于FPGA的16位数据路径的高级加密标准AES IP核设计方案。该方案采用有限状态机实现，支持密钥扩展、加密和解密。密钥扩展采用非并行密钥扩展，减少了硬件资源的占用。该方案在Cyclone II FPGA 芯片EP2C35F484上实现，占用20 070个逻辑单元(少于60%的资源)，系统最高时钟达到100 MHz。与传统的128位数据路径设计相比，更方便与处理器进行接口。