搜索结果: 1-4 共查到“计算机科学技术 SDRAM”相关记录4条 . 查询时间(0.052 秒)
大面阵CCD图像实时显示系统中的SDRAM控制器设计
同步动态随机存储器 控制器 参数化设计
2009/9/21
在分析了同步动态随机存储器(SDRAM)的存储原理之后，针对大面阵CCD图像实时显示系统中的数据缓存问题，应用参数化设计思想，采用VHDL硬件描述语言在Xilinx公司的ISE开发环境下设计了一种较为通用的、接口简单的SDRAM控制器，并成功运用在大面阵CCD图像实时显示系统中，很好地完成了图像的存取任务。
具有时间隐藏特性的数据块读写SDRAM控制器
时间隐藏 数据块 SDRAM控制器
2009/8/12
针对SDRAM控制器读写数据块访问延时长、速度慢的问题，提出时间隐藏技术，将其应用于SDRAM控制器的设计，采用FPGA实现。实验结果表明，时间隐藏技术有效缩短了数据块读写访问延时，提高了读写速度，写4×4数据块可节约时间52%，读8×8数据块可节约时间44%。
动态部分可重构方法在SDRAM控制器中的应用
动态部分可重构 FPGA 模块化
2009/8/4
动态部分可重构方法应用于FPGA系统设计中，充分利用了FPGA芯片提供的可重配置功能，减小了FPGA芯片的配置时间。通过对可重构方法的研究,提出了基于模块化动态可重构方法应用到SDRAM控制器设计中，给出了重构流程，并对实验结果进行了分析。该方法提高了FPGA芯片的利用率，有效地提高了可重配置计算系统的整体性能。
基于VMT的DDR-SDRAM控制器功能验证
验证模型技术 DDR-SDRAM控制器 VIP技术
2009/4/21
介绍了一种基于验证模型技术(VMT)的DDR-SDRAM控制器的功能验证方案。该方案完成了DDR-SDRAM控制器对DDR-SDRAM模型的读写以及AHB 2.0协议的兼容性验证。VMT的使用加快了验证平台的搭建和验证用例的编写。通过分析自动校对结果、仿真波形和覆盖率报告，实现控制器功能验证的快速收敛。FPGA原型验证进一步证明了该方案的可行性。