搜索结果: 106-120 共查到“知识库 编译系统”相关记录223条 . 查询时间(2.347 秒)
一种基于不完整数据的朴素贝叶斯分类器
不完整数据 贝叶斯分类器 EM算法 BC方法
2008/12/19
贝叶斯网络因其对属性间因果关系的表达能力而成为处理不完整数据的强有力的工具。然而绝大多数的贝叶斯分类器都是基于完整数据的，并且在现实世界中数据往往是不完整的，因此利用不完整数据构建有效的贝叶斯分类器是一个重要而又具有挑战性的问题。 通过分析著名的基于不完整数据的RBC分类器的不足，在BC (Bound and Collapse)方法和EM算法的基础上给出了一种基于不完整数据的分类器构建方法。实验结...
通过定义节点编码图概念，提出一种不需要拓扑排序的求解关键路径的新算法。该算法扩充图的邻接表的存储结构，使图的存储与算法求解过程共享同一存储空间。从图的源节点开始，用加权取极大运算规则，广度优先递归对图中所有节点进行编码。编码图生成后，利用反向搜索求出从源点到汇点的所有关键路径及长度。该算法比现有算法更简单直观，所需的存储空间更小，算法时间复杂度降低到O(n+e)，优于现有算法的O(n2)。
一种新的感兴趣区域编码方法
感兴趣区域编码 图像编码 JPEG2000标准 相对质量
2008/12/18
感兴趣区域(ROI)编码和渐进解码都是JPEG2000的重要特性。当前的ROI编码算法不能控制渐进解码图像的相对质量或是计算量太大。基于位面组移动法和分段的思想，该文提出了位面群移动法，使位面的排列更加灵活，不同码率的解码图像相对质量更加稳定。该方法仅增加少量数据开销，计算复杂度也没有明显增加，实现比较简单。
一种新型的证书撤销列表
公钥基础设施
2008/12/17
对证书撤销机制进行了研究。指出基于有序顺序表的证书撤销列表方案的不足，提出一种基于二叉排序树的CRL方案。通过分析表明，该方案与传统CRL相比，能够减少证书用户查找撤销证书的平均查询次数，克服了顺序CRL在更新时移动记录的缺点，优化了系统性能，且方案易于实现。
一种新型计算机代数系统编译器的设计与实现
计算机代数系统 虚拟机 编译器
2008/12/17
计算机代数系统（Computer Algebra System，CAS）是集大整数运算和符号运算于一体的计算平台，这方面的代表软件有Maple和Mathematica。然而，在计算机代数系统的设计中，编译器的设计与实现始终是一个关键和难点。GiNaC是Linux平台上开放源码的符号计算包，该文以它为基础提出了一种新型CAS编译器的设计方法，并在Linux平台上实现。新的CAS编译器兼容Maple编...
一种支持业务端编程的服务匹配算法
服务匹配 业务服务 业务端编程
2008/12/16
业务服务的动态绑定和替换是业务应用能够顺利执行的关键，而服务匹配算法是服务动态绑定和替换的核心依据。该文在分析现有服务匹配算法的不足的基础上，根据业务端编程架构的要求，提出了一种新的服务匹配算法，证明了该算法能更好地适应了动态业务需求。该方法在奥运公众信息服务平台原型系统FLAME2008中得到了应用，并总结了其实际效果。
IA-64二进制翻译中指令束特性的消除技术
二进制翻译 解码器 指令束
2008/12/11
目前对处理器速度的追求促使指令集体系结构不断发展，但是软件的支持却不能与其匹配，造成新体系结构推广的困难，研究、解决代码迁移问题的二进制翻译方法应运而生。文中介绍了二进制翻译中解码器的功能，并结合IA-64的指令特点，设计出基于指令束的解码算法。根据测试中发现该算法存在的问题，提出了改进方案，消除束的特性，给每条指令赋予唯一地址并按此地址进行解码。在IA-64至Alpha的二进制翻译课题中，对该算...
FBDVerifier: Interactive and Visual Analysis of Counterexample in Formal Verification of Function Block Diagram
Function Block Diagram Formal Verification Counter-example Visualization Verilog Translation Programmable Logic Controller Model Checking
2014/3/11
Model checking is often applied to verify safety-critical software implemented in programmable logic controller (PLC) language such as a function block diagram (FBD). Counter-examples generated by a m...
本课题研制成功支持MIPS结构和IA-64结构的高性能编译系统，各项指标均达到或超过了合同书中预定的目标。其中，龙芯编译器的性能比GCC 4.0高26%。IA-64编译器的性能比GCC 4.0高47%，达到了Intel公司产品编译器性能的79%。课题在一系列关键技术上开展了深入的研究，作出了有创新性的成果，发表论文6篇，申请专利5项，软件登记2项。通过本课题的研究，本课题的研制成功使我们在人员、管...
3G系统高速信道编译码器
3G 编译码器 高速信道
2008/8/21
用FPGA实现的硬件模块，达到了如下指标：TURBO编码部分：突发方式输入一帧2298个0、1的随机数据，编码器能输出编码穿刺（穿刺速率R＝1/4）后的9216个数据，与C代码的信真结果一致；TURBO译码部分：突发方式输入一帧9216个-32…＝31的交替数据（输入为5比特数据），译码器能正确译码输出一帧2298个数据，与C代码的仿真结果一致；实现的一块TURBO码硬件电路板能对连续多帧（每帧突...
由于TTCN-2标准要求兼容ASN.1标准，即可以用ASN.1标准定义数据内容，在TTCN模块中加以引用，从而TTCN模块可以使用ASN.1的数据定义。为解决这一问题，需要在TTCN-2执行平台中加入对符合ASN.1标准的文件的编译功能，这是本课题的技术背景。通过对ASN.1文件进行编译，产生符合TTCN-2执行平台的内部数据表示，使得TTCN-2执行平台在测试执行时可以利用这些内部数据表示。本项...
CJ-709机FORTRAN编译系统研究
FORTRAN 编译系统 软件
2008/8/21
由上海机械学院、上海医药设计院和上海发电设备研究所联合组成CJ-709FORTRAN编译小组，从1977年9月至1979年10月为CJ-709机研制了一个FORTRAN编译系统。因CJ-709FORTRAN文本与美国国家标准-标准FORTRAN(即FORTRANⅣ)基本相同(主要差别：数据类型缺复型、双精度型)，该系统的建立，使CJ-709机便于接受国内外用FORTRAN编写的应用软件；有利于培养...
HPF编译器前端是哈尔滨工业大学并行处理实验室设计并完成的。HPF是1993年新推出的适合于分布式存储的并行机的数据并行程序转换成抽象语法树，使用户可以在抽象语法树的基础上分析数据相关、数据划分、计算划分、程序变换等并行编译为可读方式的字符文件，将语法树文件还原为源文件等功能，方便后端编译程序开发者查看语法树结构和节点程序生成。主要技术指标：移进/归约冲突目：25个；覆盖全部HPF语法规则。该编译...
VLIW体系结构及编译技术
体系结构 编译器 设计
2008/8/21
该成果是一种开发指令级并行性的技术，主要由体系结构设计和编译器设计两大部分组成。在体系结构设计中采用硬件“流水寄存器堆”来消除循环程序内的数据相关，使本来难于并行执行的程序能够并行执行，从而大大缩短了程序的执行时间。在编译器设计中采用两级软件流水、改进的URPR算法和GURPR全局软件流水算法等三个新算法，这些新算法具有较低的计算复杂性、较高的运行效率。它能够自动将用户用C语言编写的源程序转换成能...
ZJB单片机专用编译器
单片机 编译器
2008/8/21
本项目自主开发了ZJB单片机专用编译器。该产品使用ZJB语言，支持寄存器操作，支持指针操作，支持数组操作，支持行间间接转移，支持比较操作，支持位操作，定义变量简单，定义的变量如果可位寻址，自动生成位变量，支持英汉混合无限长标识符，对于开发点阵液晶程序支持良好，随程序有汉字库生成程序。该产品可以由源程序计算出代码的执行时间，利于实时控制；允许只保存或共享编译完成的程序，自动隐式完成数据类型的转换；提...