搜索结果: 1-15 共查到“数字信号处理器”相关记录18条 . 查询时间(0.22 秒)
中国科学院合肥物质科学研究院专利：基于数字信号处理器dsp的光谱数据采集分析器
西安电子科技大学数字信号处理课件第九章 数字信号处理器硬件。
数字信号处理器中高性能可重构加法器设计
条件进位选择加法器 条件“和”选择加法器 可重构加法器
2009/8/17
设计一款适用于高性能数字信号处理器的16位加法器。该加法器结合条件进位选择和条件“和”选择加法器的特点，支持可重构，可以进行2个16位数据或者4个8位数据的加法运算，同时对其进位链进行优化。相对于传统的条件进位选择加法器，在典型工作条件下，采用0.18 m工艺库标准单元，其延时降低46％，功耗降低5％。
基于数字信号处理器的稳态视觉诱发
TMS320F2812 数据采集 稳态视觉诱发电位 数字信号处理
2009/8/4
设计了一个基于TMS320F2812 DSP的稳态视觉诱发电位信息采集系统，通过模拟滤波与数字处理相结合的方法，实现了对稳态视觉诱发电位信息的有效采集。
数字信号处理器（DSP）入门
数字信号处理器 DSP 入门
2009/8/4
一旦确定应用适合采用数字信号处理器(DSP)，接下来就需要开始着手了。许多制造商都有价格低廉的评估套件可供销售，这使客户可以直接体验他们的产品。这些工具在培训方面意义重大，不论对于新手还是专业人员，它们都是熟悉某种DSP的最佳方式。例如，Analog Devices(模拟器件)公司提供的EZ-KIT Lite可以向使用者(潜在客户)传授大量有关其SHARC数字信号处理器系列的知识。仅需179美元就...
VLIW数字信号处理器64位可重构加法器的设计
可重构加法器 Brent-Kung树 进位选择
2009/5/7
描述了一款适用于超长指令字数字信号处理器的64位加法器的设计。该加法器高度可重构，可以支持2个64位数据的加法运算、4个32位数据的加法运算、8个16位数据的加法运算以及16个8位数据的加法运算。它结合了Brent-Kung对数超前进位加法器和进位选择加法器的优点，使得加法器的面积和连线减少了50%，而延时与加法器的长度的对数成正比。仿真结果表明，在典型工作条件下，采用0.18μm工艺库标准单元，...
基于数字信号处理器的数字式控制插卡
数字比例积分控制器 数字信号处理器 射频低电平控制
2009/1/15
研制了用于加速器射频低电平系统的数字信号处理器(DSP)控制卡。该插卡使用两个数字信号处理器，实现了3路PID(比例-积分-微分)调整、在线参数整定等功能。与传统模拟控制相比，数字控制方式具有较高的灵活性，降低了100MeV加速器射频系统，特别是射频低电平系统开发的复杂程度。控制器输入级使用采样率为500kHz的18位高精度高速AD转换器，经测量，控制带宽高于20kHz。此数字控制器已用于100M...
数字信号处理器TMS320F206复位问题研究
TMS320F206 复位 看门狗 实时性
2008/11/28
在数字信号处理器的应用系统设计中,复位处理是一个最基本又极为关键的问题。较全面地阐述了TMS320F206DSP的复位和抗干扰问题,并就如何保证DSP系统运行的实时性进行了重点讨论,详细介绍了几种相关的复位方法。
数字信号处理器JSC320C30是一种通用浮点32位数字信号微处理器，能完全替代美国TI公司DSP产品TMS320C30，具有与TMS320C30完全兼容的指令和完全兼容电气特性，可广泛应用于声音图像处理、FFT、数字滤波、信息通信等各个领域。JSC320C30能在单周期内同时执行定点或浮点乘和加/减操作，可高效地实现FFT等算法。其通用性体现在以下几个方面：64MB存储器空间、多处理机接口、内部...
中国科学院微电子研究所成功研制出名为“同心”的国内首枚运算能力突破每秒10亿次乘累加(IGigaMAC/s)大关的高性能、低功耗、可重构、嵌入式数字信号处理器(DSP)芯片。课题组提出了一种同集成电路工艺与设计技术发展相适应的嵌入式DSP设计新思想，采用重构方式提高性能，解决了用低位宽MAC运算核重构高位宽MAC运算核的技术难题。研究人员在核心技术上申请了6项国家发明专利，使“同心”嵌入式DSP芯...
基于某测高雷达的数字信号处理器研究
测高雷达 DSP FPGA
2013/4/19
根据弹载环境对雷达高度表的具体要求，介绍了某测高雷达的原理及其数字信号 处理软、硬件设计。 该系统采用DSP为主处理器，FPGA控制外围电路，构建DSP+FPGA的全数字化信号处理系统 ，该平台体 积小、处理速度快、工作稳定、测高精度高，并通过调试和实验结果证明该设计能实现 测高功能，达到系统设计 要求。
高速高位嵌入式数字信号处理器（DSP）芯片设计
数字信号处理器 嵌入式DSP芯片 高速高位DSP芯片
2008/8/26
该项目完成自主知识产权的高速高位嵌入式DSP芯片的设计，集成DSP内核、实施操作系统、系统开发工具、实施在线调试工具等结构，搭建该芯片完整的SOC开放平台。该芯片采用0.18微米工艺，每秒运行3亿次指令的高端处理能力，时针300MHz。低功耗时钟频率130MHz，低功耗指标0.25毫瓦每MIPS32位乘法器能够在一个指令周期完成。可同时实现信号处理和微控制功能，做到一芯二用，可广泛应用于国防、科研...
数字信号处理器核心板
处理器 数字信号处理
2008/8/26
该核心板的目的就是为用户提供一个完整的、解决了上述问题的研发的平台。它既可以作为DSP电路的解决方案提供给OEM制造商，也可以提供硬件平台为用户的扩展和使用提供标准模块。该项目提供了一个基于TMS320C6201/6701的最小核心系统板，该板是一个独立的板卡模块，根据DSP的特殊结构，正确地选用了高速逻辑器件并对电路信号的电磁完整性进行了精心设计。是C6201/6701芯片进行研究、扩展的平台...
基于32位数字信号处理器和16位同步串行模数转换器的配用电监控终端设计
配用电 监控终端 32位数字信号处理器；嵌入式先进精简指令集处理器 16位同步串行模数转换器 抗干扰 可靠性 缓冲技术；通用分组无线业务(GPRS)
2008/3/9
摘要采用32位控制型数字信号处理器、32位嵌入式先进精简指令集处理器和具有16位精度的同步采样串行接口模数转换器，设计并实现了全隔离的配用电监控终端。在设计中使用多重软硬件抗干扰措施，提高了装置的可靠性；应用软硬件缓冲技术和优化的历史数据查询算法提高了系统效率。采用GPRS作为通信手段，并对其应用可靠性进行了深入研究和实践。在定点数字信号处理器中采用C语言编程，提高了系统的可靠性和可维护性。
...